Patent Abstracts of Japan

PUBLICATION NUMBER

63266871

PUBLICATION DATE

02-11-88

APPLICATION DATE

24-04-87

APPLICATION NUMBER

62099737

APPLICANT: HITACHI LTD:

INVENTOR: TAKEMOTO KAYAO;


INT.CL.


H01L 27/14 H04N 5/335

TITLE

SOLID-STATE IMAGE SENSING

DEVICE





ABSTRACT:

PURPOSE: To enhance a dynamic range and to improve an SN ratio by a method wherein a first solid-state image sensor composed of a first photoelectric converter having a first saturated light quantity and a second solid-state image sensor composed of a second photoelectric converter having a second saturated light quantity are arranged alternately in a direction in which a vertical scanning line is extended.

CONSTITUTION: Photoelectric converters PD₁, PD₂ are connected via a vertical switch MOS Qv₂; they can be regarded as one photoelectric converter P. In a photoelectric converter PDA where a large-area semiconductor region P+PD is installed in the photoelectric converter PD2, its sensitivity is high and its saturated light quantity is small. On the other hand, in a photoelectric converter PDB where the small-area region P+PD is installed in the PD₂, its sensitivity is low and its saturated light quantity is large. A solid-state image sensor having the photoelectric converter PDA whose saturated light quantity is small and another solid-state image sensor having the photoelectric converter PDB whose saturated light quantity is large are arranged alternately in a direction in which vertical scanning lines VL are extended. A signal current of the PDA and another signal current of the photoelectric converter PDB are read out alternately; it is made possible to observe both currents in an apparently composite form. That is to say, it is made possible to form a knee point K in the photoelectric conversion characteristics.

COPYRIGHT: (C)1988,JPO&Japio

FP03-0375- 00EP-HP
06.76
SEARCH REPORT

⑩日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A)

昭63-266871

@Int_Cl_4

識別記号

庁内整理番号

每公開 昭和63年(1988)11月2日

H 01 L 27/14 H 04 N 5/335 A-7525-5F E-8420-5C

審査請求 未請求 発明の数 1 (全13頁)

❷発明の名称 固体撮像装置

②特 願 昭62-99737

②出 願 昭62(1987)4月24日

砂発 明 者 宮 沢 敏 夫 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

@発 明 者 伊 沢 哲 朗 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砚代 理 人 并理士 小川 勝男 外1名

明細暫

1.発明の名称 間 体 撮 像 装 既

- 2. 特許請求の範囲
 - 1. 水平走査線と無限走査線との交流部に、スイッチMOSと光電変換素子とで構成される間体 機像素子を配置する関体機像装置において、第 1 飽和光量を有する第1光電変換素子で第1間 体場像潔子を構成し、前記第1 飽和容量と異なる第2 常和容量を付する第2 光電変換薬子で第 2 関体操像素子を構成し、前記第1 関体操像素子の第1光電変換素子と第2 固体操像素子の第 2 光電変換素子とを、垂直走査線の延在する方向に交互に配置したことを特徴とする固体指像 動例。
 - 2.前記第1光電変換素子と第2光電変換素子とは、市松模様で配置されていることを特徴とする特許諸求の範囲第1項に記載の関係場像装置。
 - 3. 前記第1個体操像素子の第1光電影換案子は、 前記第2個体操像案子の第2光電影換案子と異

- 1 -

なる不純物激度のPN接合で構成されていることを特徴とする特許請求の範囲第1項又は第2項に記載の固体撮像装置。

- 4. 前記第」又は第2光電変換表子は、PN接合部に、少なくとも極部的に、高不純物溫度のP 型又はN型半導体領域を導入することで構成されていることを特徴とする特許請求の範囲第3 項に記載の関係最優装置。
- 5. 前記半導体領域は、前記第1又は第2光電変 機業子の単位前報当りの光電変機特性を変化さ せるように構成されていることを特徴とする特 許請求の範囲第1項に記載の開体級像装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、固体操像装置に関し、特に、MOS 製固体操像装置に適用して有効な技術に関するものである。

[従来の技術]

ビデオカメラ等の撮像数配に使用されるMOS 型調体撮像装置は、抹本的に、スイッチMOSと

--435---

- 2 -

特開昭63-266871(2)

١.

光電変換案子(フォトダイオード素子)との直列回 跳で関体擬像素子を構成している。光電変換案子 は、光電子の入射量に対して発生する信号電流量 つまり光電変換特性が直線的であり、飽和容量値 に基づいた光電子を海積することができる。

なお、固体投像装置については、例えば、日経マイクロデバイス、1986年6月号、pp59~86に記載されている。

〔発明が解決しようとする問題点〕

しかしながら、本発明者の検討の結果、MOS 型岗体撮像装置は、前述のように、光電変換楽子

- 3 -

向に交互に配置する。

〔作用〕

上述した手段によれば、前記飽和光量の異なる第1光電変換素子の信号電流、第2光電変換素子の信号電流、第2光電変換素子の信号電流の夫々を交互に読出し、見かけ上、両者の信号電流を合成し、時い時に必度を高く、明るい時に必度を低くすることができるので、被弾光量を高くしてS/N比を向上できると共に、ダイナミックレンジを向上することができる。

以下、本発明の構成について、ビデオカメラ等の場像装置に使用される水平競出(TSL: Iran aversal Signal Line)方式のモノクロ用MOS型固体投像装図に本発明を適用した一実施例とともに説明する。

なお、実施例を説明するための全図において、 例一機能を有するものは同一符号を付け、その繰 り返しの説明は省略する。

〔実施例〕

本発明の実施例であるTSL方式のモノクロ用 関体撮像装置を第1関(概略構成関)及び第2図(の光電変数特性の低い所に標準光量を設定しているので、標準光量での信号出力と暗時の錐音レベルとの比(S/N比)が悪くなるという問題を生じる。

本発明の目的は、 固体撮像数型のグイナミック レンジを向上すると共に、 S / N 比を向上することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明朝書の記述及び添付図面によって明らかになるであろう。

[問題点を解決するための手段]

本版において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

水平走査線と重直走査線との交差部に関係機像 業子を配配する固体機像装置において、第1億和 光量を有する第1光電変換業子で構成される第1 関係機像業子と、前記第1億和容量と異なる第2 飽和容量を有する第2光電変換業子で構成される 第2個体機像業子とを、護直走査線の延在する方

等価国路図)で示す。

第1回に示すように、TSL方式の固体鉛像装置(固体鉛像チップ)CHIは、中央部にセル(断 素)を行列状に複数配置したフォトダイオードア レイARRが構成されている。

フォトダイオードアレイARRは、受光部SAとオプチカルブラック部OBとで構成されている。 受光部SAは、光学レンズを通して入射された光 信号を低荷に変換して遊積できるように構成され ている。オプチカルブラック部OBは、暗電流に よるノイズを補正する基準値(光学的黒レベル)を 構成するように構成されている。

フォトダイオードアレイARRの右側の周辺には、水平帰線期間リセット部RES、インタレース走査制御部INT、無道走発用シフトレジスタ部(筆直走査用回路)Vregが設けられている。下側周辺には、水平走査用シフトレジスタ部(水平走査用回路)Hreg、左側には、出力回路(設出回路)OUTが設けられている。

第2図に示すように、前記フォトダイオードア

レイARRの受光部SA、重直走査線VL1,VL2,…、水平走查線HL1,HL2,…、出力信号線HS1,HS2,…の失々の交差部に配置されている。垂直走査線VLは、行方向に延在し、列方向に複数本配置されている。水平走登線HLは、列方向に延在し、行方向に複数本配置されている。出力信号線HSは、垂直走密線VLと同一の行方向に延在し、列方向に複数本配置されている。出力信号線HSは、垂直走密線VLと同一の行方向に延在し、列方向に複数本配置されている。

前記順対は、水平スイッチMOSQh、並直スイッチMOSQv(Qv1,Qv2)、光電変換器子(フォトダイオード)PD(PD1,PD2)で構成されている。水平スイッチMOSQhの一方の半導体領域と垂直スイッチMOSQvの他方の半導体領域は接続されており、両者は直列に接続されている。光電変換器子PD1は、垂直スイッチMOSQv1の他方の半導体領域に接続され、光電変換器子PD2は、垂直スイッチMOSQv2の一方の半導体領域に接続されている。

列方向に配置された複数の固体撮像素子の水平

- 7 -

選択信号下で又は下のでスイッチMOSQ下で又はQFのを制御し、選択信号Rを伝達する駆動用MOSQdを選択するように構成されている。駆動用MOSQdのゲート電板と一方の半導体領域(鑑置走査線VL)との間には、昇圧コンデンサが設けられている。駆動用MOSQdの他方の半導体領域には、無直走査信号を、又はす、が印加されている。つまり、無直走査信号を、又はす、は、選択信号Rに基づき、駆動用MOSQdによって、しきの信息に対している。なることなく、延直走査信号を、又はす、を垂直走査線VLに印加することなく、延直走査信号を、又はす、を垂直走査線VLに印加することができる。

このインタレース走査制御部INTは、2行同時就出及びインタレース走査が行えるように構成されている。すなわち、まず、インタレース走査制御部INTは、フィールド選択信号Fによって、奇数フィールドAの隣接する2行の重直走査線VL(例えば、VL]とVL2、VL3とVL4)を

スイッチMOSQhのゲート電極は、1本の水平 走査線日Lに接続されている。水平走査線IILは、 水平走査用シフトレジスタ部II regに接続されて いる。水平走査用シフトレジスタ部Hregは、入 力信号II in及びクロック信号をh1,をh2によって、 行方向に配置される複数の水平走査線日Lを順次 走査し、行方向の面景を選択するように構成され

行方向に配置された複数の画素の重直スイッチMOSQv(Qv1、Qv2の失々)のゲート電極は、1本の重直走登線VLに接続されている。重直走登線VLの一幅は、インタレース走空制御部INTを介在させて重直走登用シフトレジスタ部Vregに接続されている。重直走登用シフトレジスタ部Vregは、入力信号Vin及びクロック信号やvi, がviによって、列方向に配置される複数の重直走登線VLを順次走査するための遺択信号下、Rz, …をインタレース走空制御部INTに出力するように構成されている。

インタレース走査制御部INTは、フィールド

- 8 -

遊択する。次に、インタレース走 名 制御 出 I N T は、他のフィールド 週 択 信 号 F によって、 1 行 分 ず らした 偶数 フィールド B の 2 本 の 重 直 走 査 級 V L (例 えば、 V L 2 と V L 3、 V L 4 と V L 5)を 選択するように 構成されている。

類直走登線 V L の値端は、出力回路 O U T の出力制御用MOSQS1,QS2,…のゲート電極に接続されている。出力制御川MOSQSは、出力信号線 II S の一端と出力回路 O U T の出力線 S J 又はS2とを接続するように構成されている。

出力信号級HSは、行方向に配置された複数の 固体級像選子の水平スイッチMOSQhの他方の 平将体領域(ドレイン領域)に接続されている。出 力信号級HSの他端は、水平掃級側側リセット部 RESのリセット用MOSQFを介在させて、リ セット用出力級(ビデオ信号級)VFに接続されている。リセット別MOSQFのゲート電極は、リ セット信号級RPに接続され制御されている。水 平帰線側側リセット部RESは、水平走空期間内 に潜えられた偽信号をリセットするように構成さ れている.

次に、TSL方式の固体扱像素子C 11 I の具体的なデバイス構造について、第3回乃至第6回を用いて説明する。第3回は、受光部SAの固体版像来子を示す契部平面図、第4回は、オプチカルブラック部〇Bの固体振像来子を示す変部平面図である。第5回は、第3回の V - V 切断線で切った断面図、第6回は、第3回の VI - VI 切断線で切った断面図、第6回は、第3回の VI - VI 切断線で切った断面図である。

第3 図乃至第6 図に示すように、受光部、オプチカルブラック部 O B の夫々の圏森は、基本的には同一構造で構成されている。

受光部SA、オプチカルブラック部OBの夫々の固体操像架子は、半導体基板SUBに設けられたウエル領域WELLの主間に形成され、素子間分離絶縁膜LOCにその周期を規定されている。

半導体 括板 S U B は、単結品シリコンからなる N 型で構成されている。ウエル領域 W E L L は、 P 型で構成されており、主に、N チャネルM O S F E T を形成する。なお、ウエル領域 W E L L を

- 11 -

用い、300~500[A]程度の膜厚で形成されている。ゲート電極は、ゲート電極材料例えば多結品シリコン酸(半溶体膜) PーSiで形成する。多結晶シリコン 限PーSiは、例えば、3000~4000[A]程度の 映厚で形成する。また、ゲート電極は、高融点金属(Mo, Ti, Ta, W) 膜若しくは高融点金属シリサイド(MoSi,, TiSi, TaSi, WSi,) 膜、或は多結晶シリコン膜とそれらとの複合膜で形成してもよい。

半導体領域N'は、ゲート電極をマスクとしたイオン打込みでウエル領域WELLの主面部にN型不動物を導入し、これに引き仲し拡散を施して形成する。

前記水平スイッチMOSQhのドレイン倒域である半導体領域Nは、ウエル領域WELLよりも高不純物温度のP型半導体領域(P')の主面部に制成されている。半導体領域Pは、水平スイッチMOSQhのチャネル形成領域まで拡散されている。この半導体領域Pは、水平スイッチMOSQhのしきい傾電圧を上昇するように額成されている。

設けない場合には、P型半導体抗板SUBを使用する。

素子間分離絶數限LOCは、ウェル領域WELL しの主面を選択的に無酸化して形成した酸化シリコン膜で構成されている。 素子間分離絶数膜LO では、第3 図及び第4 図に示すように、両素形成 領域をU字形状で構成している。詳述すれば、素子間分離絶敏膜LOCは、水平スイッチMOSQ り形成領域の面積は小さく、光電変換素子PDの 聞口面観(閉口率)を大きくするために、垂直スイッチMOSQ v 形成領域の面積は大きくなるよう に、U字形状で構成する。

一部 おの水平スイッチ M O S Q h は、第3因乃至
第6回、及び第7回(所定の製造工程における要
部平 回回)に示すように、主に、ウエル領域W E L L 、ゲード総縁膜、ゲート電極、ソース領域又
はドレイン領域である一対のド型半導体領域(N))
で構成されている。

ゲート絶縁膜は、例えば、ウエル領域WELL 領域の主面を酸化して形成した酸化シリコン膜を

- 12 -

つまり、半彩体領域では、ブルーミングを生じるような電子が光電変換素子PD側から出力信号線 HSに移動することを低波するように構成されている。

繁直スイッチMOSQv1は、水平スイッチMOSQhと実質的に開機に、主に、ウエル領域WELL、ゲート絶転膜、ゲート電板、ソース領域又はドレイン領域である一対の半導体領域Nで構成されている。

垂直スイッチMOSQv2は、水平スイッチMOSQhと実質的に関係に、主に、ウエル領域WBLL、ゲート絶縁膜、ゲート電板、ソース領域又はドレイン領域である一対の半導体領域Nで複成されている。

無直スイッチMOSQV1、QV2の夫々のゲート電極は、水平スイッチMOSQhのゲート電極と同一製造工程で形成されている。 鑑直スイッチMOSQV1、QV2の夫々のゲート電極は、フォトダイオード形成領域(或は受光部)の中央部を行方向に税切るように延在し、かつ、一体に

---438---

(共通に)構成されている。さらに、重直スイッチMOSQv1、Qv2の失々のゲート電極は、行方向に延在する垂直走査線VLは、実質的に固体機像著子の中央上部を行方向に延在するように構成されている。実際には、垂直走査線VLは、光電変換素子PDの上部、詳細には、光電変換素子PDの上部、詳細には、光電変換素子PD1と光電変換素子PD1、PD2の失々の近傍)に延在するように構成されている。

重直スイッチMOSQvIの一方の半海体領域 N'は、水平スイッチMOSQhの一方の半海体領域 N'と一体に構成(共有)されている。 重直スイッチMOSQvIの他方の半海体領域 N'は、 垂直スイッチMOSQv2の他方の半海体領域 N'と一体に構成(共有)されている。つまり、 重直スイッチMOSQv1,Qv2の夫々は、ゲート電極を共 並にし、かつ直列に接続されている。

光電変換表子PD1は、特に、第5回に示すように、垂直スイッチMOSQv1の他方の半導体

領域 N' 又は重直スイッチ M O S Q v 2 の他方の半 導体領域パとウエル領域WELLとのPN扱合部 で構成される。なお、スイッチMOSQv1の一 方の半導体領域パ又は水平スイッチMOSQhの 一方の半導体領域がとウエル領域WELLとのP N接合部にも光電変換素子(フォトダイオード素 子)は形成されるが、MOSQhは毎水平走査(II) ごとにON状態となるためQv1・Qh共通 のNO城に潜えられた情報は毎日ごとにリセット され、日分のみが出力に寄与するので無視できる。 例えば、もしホトダイオードPDと、上記QvJ・ Qb共通のN領域が同じ面積だとしても、Qvi・ Qり共通のN的収はPDに比べて2/525の情 親しか蔑えることができない。前記米鼠の松出子 PD1を構成する半濃体領域がは、例えば1020 [atoms/cm3]程度の不輔物濃度で形成し、ウエル 領域WELLは例えば10**~10**[atoms/cm*]器 度の不輔物濃度で形成する。

光電変換素子PD2は、張直スイッチMOSQ v2の一方の半導体領域NVとウェル領域WF1L

- 15 -

とのPN接合部と、重直スイッチMOSQv2の 一方の半導体領域N'とP'型半導体領域(P'.。)との PN接合部とで構成されている。半導体領域Pr。 は、第3回、第4回及び第7回に点線で示す(P 慰不純物導入用マスクの開口パターンを表す)よ うに、少なくとも、半醇体領域 N°とウエル領域 W ELLとで形成されるPN接合部に(半導体領域 N に沿って) 極部的に形成される。半導体領域P roは、ウエル領域WELLと同一導電型であり、 それより高不頼物濃度例えば10'"[atoms/cm"]程 皮の不純物濃度で形成する。 半導体領域で,。は、 半導体領域がを形成するN型不純物を導入(イオ ン打込み或は拡散)する前又は後に、P型不統物 を導入する(イオン打込み或は拡散)ことで形成で きる。また、半導体領域で,oは、水平スイッチM OSQh側に形成される半導体領域Pと同一製造 工程でかつ同一不純物温度で形成してもよいし、 夫々異なる条件で形成することもできる。

光電変換素子PD1、PD2の失々は、前述のように、鉄道スイッチMOSQv2を介在させて

- 16 -

接続されており、光能子の溶積時には垂直スイッチMOSQv2を非動作状態(OFF状態)にして 夫々独立に光酸子を溶積し、硫出時には垂直スイッチMOSQv2を動作状態(ON状態)にして夫 々を同時に就出すことができるので、1つの固体 撮像素子の1つの光能変換素子PDと見なすこと ができる。

光電変換素子PD2のPN接合部に極部的に設けられた半導体領域Proは、第3例、第4個、第7回及び第8四(フォトダイオードアレイの投写レイアウト図)に示すように、隣接する他の光電で投票子PD2に大師殺の半導体領域といる。光電変換素子PD2に大師殺の半導体を登録が切かさくなる。一方、光電変換素子PD2に小師殺の半導体領域をがあると共に飽和光量が小さくなると共に飽和光量が大力。に比べて、接度が低くなると共に飽和光量が大力で、破度が低くなると共に飽和光量が大力で、破度が低くなると共に飽和光量が大力で、破度が低くなると共に飽和光量が大力で、破度が低くなると共に飽和光量が大力で、破皮が低くなると共に飽和光量が大力で、破皮が低くなると共に飽和光量が大力で、破皮が低くなると共に飽和光量が大力で、破皮が低くなると共に飽和光量が大力で、吸水で、破皮が低くなると共に飽和光量が大力で、吸水では、変速を発展している。

BNSDOCID: <JP____363266871A_I_>

前記光電変換素子PD。の飽和光量L。は〈1〉 式、光電変換菓子PD。の飽和光量L。は〈2〉 式で夫々求めることができる。

L = I sat / S <1>

L = I sat / S = ... (2)

但し、I_Asat:PD。の飽和信号電流

- 19 -

水平定金線HLは、第10図(所定の製造工程における要部平面図)に詳細に示すように、行方向に配置された固体退像業子形成領域間(剥子間分離絶級疑LOC)上に、列方向に延在するように構成されている。水平走査線HLは、前述の多結品シリコン酸PーSiよりも上層の専電層、例えば第1層目のアルミニウム酸AL1で構成され

- 2i -

I asot:PD。 の飲和信号電流

S. : PD. の必皮

S. :PD. の感度

前記〈1〉式、〈2〉式の夫々から、1,80t. S、、1,80t、 S。を前記半導体領域P,0の面積で制御することによって、光電変換新子PD。の飽和光量L。と光電変換新子PD。の飽和光量L。とを適能に設定することができる。

このように構成されるTSL月式のモノクロ別 歯体機像技区CHIは、所定の無直走査線VLを 選択すると、順次水平走査線HLを選択して前記 露直走査線VLに接続される個体機像素子の光電 変換素子PD。の信号電流と光電変換素子PD。の信号電流とが変更に設出される。この説出 される信号電流とが交互に設出される。この説出 される信号電流は、人間の目の必知能力によ 第9回(入射光量とそれに基づいて免生する信号 電流量との関係を示す光電変換素子PD。の信号電流 と光電変換素子PD。の信号電流とを合成した形

- 20 -

ている。アルミニウム脱ALJは、例えば5000[人]程度の膜厚で形成されている。アルミニウム 版AL1は、水平スイッチMOSQh等を覆う層 間絶縁膜(例えば、PSG臍)IA上に設けられて いる。水平走登線HLは、前配層間絶縁膜IAに 形成された接載孔C2を通して、水平スイッチM OSQhのゲート電極(多結晶シリコン版P-S i)に接続されている。

水平スイッチMOSQhのドレイン削減である 半部体領域がには、接続孔C1を通して、中間事 電層ML1又はML2が接続されている。

中間避電層ML1は、水平スイッチMOSQhの半海体領域Nと実質的にその上層に延在する出力信号線HS1,HS3,…とを接続するように構成されている。中間導電層ML1は、主に、前記接級の際の改差形状を低減し、接続の信頼性を向上するように構成されている。中間寒電層ML2は、水平スイッチMOSQhの半導体領域Nとその領域と異なる領域の上層に延在する出力信号級HS2,HS4,…とを接続するように構成さ

- 22 -

れている。中間導電材ML2は、主に、前記接続の信頼性を向上すると共に、異なる領域の半導体領域がと出力信号線HSとを接続するように構成されている。

前記中間導電層ML1には、列方向に配置された個体操像表子間(裏子間分離絶縁膜LOC)上に行方向に延在する出力信号線HS1、HS3、…が接続されている。出力信号線HS1、前述のアルミニウムAL1よりも上別の導電網、例えば第2層目のアルミニウム膜AL2は、例えば8000~9000[太]程度の膜厚で形成する。アルミニウム膜AL2は、例えば8000~9000[太]とこうム膜AL1を覆う層間絶縁膜(例えば、アルミニウム膜AL1を覆う層間絶縁膜(例えば、アルミニウム膜AL1を覆う層間絶縁膜(例えば、アルミニウム膜AL1を覆う層間絶縁膜(例えば、アルミニウム膜AL1を覆う層間絶縁膜「Bに形成された接続孔C3を通して、中間導電層ML1に接続されている。

中間導電材ML2には、第3図及び第4図に示すように、列方向に配置された固体扱像素子の略中央部に、新査走査線VLの上部にそれと重ね合

わされて行方向に延在する出力信号線HS2,HS4,…が接続されている。出力信号線HSは、例えば第2冊目のアルミニウム膜AL2で構成されている。出力信号線HSは、接続孔C3を通して中間導電層ML2に接続されている。受光部SAの出力信号線HS2,HS4,…は、光電変換素子(光電変換領域)PDの開口面積を可能な映り大きく形成できるように、前述のように、境直走資線VLと出力信号線HS2,HS4,…とを重ね合わせている。

オプチカルブラック部〇B領域には、第4回に示すように、出力付け終日Sの上部に、別開絶縁膜(例えば、PSG膜)JCを介在させて進光膜SFが設けられている。 選光膜SFは、例えば、第3別目のアルミニウム膜AL3で形成する。アルミニウム膜AL3は、例えば、蒸着やスパッタで形成し、10000[人] 程度の概算で形成する。

なお、本発明は、前述のTSL方式の関係財優 装置において、関係製像素子の光電変換素子PD 。の飽和光量を隣接する他の光電変換素子PD。

- 23 -

の飽和光量に比べて小さくなるように、半球体領域がとウエル領域WELLとの接合部に、半球体領域がと同一際電型でかつそれよりも高不純物温度の半球体領域Nでを設けてもよい。

また、本発明は、前述のTSL方式の関係類像 装置において、関係量像素子の光電変換素子PD。 の飽和光量を隣接する他の光電変換素子PD。 の飽和光量に比べて小さくなるように、光電変換 素子PD。に半導体領域Proを設けなくてもよい。

以上、本発明者によってなされた発明を、前記 実施例に基づき具体的に説明したが、本発明は、 前記実施例に限定されるものではなく、その疑旨 を逸脱しない範囲において種々変更可能であるこ とは勿論である。

本発明は、前述のTSL方式の関体機像装置に 限定されず、スイッチMOSと光電変換素子とで 形成される関体機像素子を有する関体操像装置に 広く適用することができる。

また、本発明は、モノクロ用MOS型間体級像

- 24 -

装置に限定されず、カラー用MOS製閣体場像装置に適用することができる。

(発明の効果)

本顧において掲示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

スイッチMOSと光電変換素子とで形成される 固体数像素子を有する固体操像装置において、S / N比を向上できると共に、ダイナミックレンジ を向上することができる。

4. 歯面の簡単な説明

第1図は、本発明の実施例であるTS D方式の 関体顕像装置を示す機略構成図、

第2回は、前記第1回に示す固体最後数程の等 価回路図、

第3回は、受光部の関体操像素子を示す要部平 而図。

第4回は、オプチカルブラック部の関係機役案 子を示す要部平面回、

第5回は、第3回のVーV切断線で切った断面

-441-

図.

第6回は、第3回のVI — VI 切断線で切った断面 図、

第7回は、前記固体操像装置の所定の製造工程 における要部平面図

第8回は、前記閾体撮像装置のフォトダイオー ドアレイの模写レイアウト団、

第9回は、前記間体操像装置の関体操像素子の 光電変換物性図、

第10回は、前記固体扱像装置の所定の製造工程における要部平面圏である。


図中、CHI…関体操像装置(関体操像チップ)、ARR…フォトダイオードアレイ、SA…受光部、OB…オプチカルブラック部、、INT…インタレース走査制御部、Vrcg…垂直走査用シフトレジスタ部、Hrcg…水平走査用シフトレジスタ部、OUT…出力回路、VL…垂直走査線、HL…水平走査線、HS…出力信号線、Qh…水平スイッチMOS、Qv…垂直スイッチMOS、PD…光電変換景子、ML…中間導電層、SF…速光膜、

P'.。…半導体領域である。

理人 弁理士 小川勝

- 27 -

- 28 -



ARR…フォトダイオードアレイ SA…受 光 郎

OB…オプチカル・ブラック部

Vreg…垂直走査用シフトレジスタ部

Hreg…水平走査用シフトレジスタ都

RES…水平帰線期間リセット部


INT… インタレース走査制御部

OUT…出力回路


CHI…固体扱像チップ

---442---

第2図



第3図




Q h: 水平スイッチFET Q v: 垂直スイッチFET HL: 水平走査線 VL: 垂直走査線 HS: 出力信号線

LOC:フィールド酸化数 P-SI:多結晶Si層 (ハッチ部分)

All:第1Al層

C3:AL1層-AL2層接続穴 ○

A L 2: 第2A L 層 P⁺PD: 半碧体領域



Qh: 水平スイッチFET Qv:垂直スイッチFET

HL:水平走查線

VL:塑直走查驗 HS:出力信号線


LOC:フィールド酸化酸


P-Si:多結晶Si層 (ハッチ部分)

All:第1Al唐


C3:AL1層~AL2層接続穴 () AL2:第2AL層

第5図





第7図




--445---


Qh:水平スイッチFET

Qv: 垂直スイッチFET VL:垂窗走資級 LOC:フィールド酸化膜


第8図



第9図



第10図



Qh:水平スイッチFET Qv:矩直スイッチFET

HL:水平走査線 VL:型值走查检

LOC:フィールド酸化膜

P-Si:多結晶Si層(ハッチ部分)

C1:N⁺層-AL1層接続穴 C2:P-Si-Al1層接続穴

All:第1Al層 P⁺PD:半導体領域